SOI Wafers

Apejuwe kukuru:

Wafer SOI jẹ eto ipanu kan ti o ni awọn ipele mẹta; Pẹlu ipele ti o ga julọ (Pẹpẹ ẹrọ), arin ti atẹgun atẹgun ti a sin (fun Layer SiO2 ti o ni idabobo) ati sobusitireti isalẹ (ohun alumọni olopobobo). Awọn wafers SOI ni a ṣe ni lilo ọna SIMOX ati imọ-ẹrọ isunmọ wafer, eyiti o fun laaye fun tinrin ati awọn fẹlẹfẹlẹ ẹrọ deede diẹ sii, sisanra aṣọ ati iwuwo abawọn kekere.

Fi imeeli ranṣẹ si wa

Alaye ọja

ọja Tags

SOI Wafers(1)

Aaye ohun elo

1. Ga-iyara ese Circuit

2. Makirowefu awọn ẹrọ

3. Ga iwọn otutu ese Circuit

4. Awọn ẹrọ agbara

5. Kekere agbara ese Circuit

6. MEMS

7. Low foliteji ese Circuit

Nkan		Ariyanjiyan
Lapapọ	Wafer Opin 晶圆尺寸(mm)	50/75/100/125/150/200mm ± 25um
	Teriba / Warp 翘曲度	<10um
	Awọn patikulu 颗粒度	0.3um <30ea
	Alapin / ogbontarigi 定位边/定位槽	Alapin tabi ogbontarigi
	Iyasoto eti 边缘去除(mm)	/
Layer ẹrọ 器件层	Ẹrọ-Layer Iru/Dopant 器件层掺杂类型	N-Iru / P-Iru B/ P/ Sb / Bi
	Ohun elo-Layer Iṣalaye 器件层晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Ohun elo-Layer Sisanra 器件层厚度(um)	0.1 ~ 300um
	Resistivity Layer ẹrọ 器件层电阻率(ohm•cm)	0.001 ~ 100,000 ohm-cm
	Ẹrọ-Layer patikulu 器件层颗粒度(	<30ea@0.3
	Ẹrọ Layer TTV 器件层TTV(	<10um
	Ipari ẹrọ Layer 器件层表面处理	Didan
Apoti	Sisanra Oxide Gbona 埋氧层厚度(um)	50nm(500Å)~15um
Mu Layer 衬底	Mu Wafer Iru / Dopant 衬底层类型	N-Iru / P-Iru B/ P/ Sb / Bi
	Mu Wafer Iṣalaye 衬底晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Mu Wafer Resistivity 衬底电阻率(ohm•cm)	0.001 ~ 100,000 ohm-cm
	Mu Wafer Sisanra 衬底厚度(um)	>100um
	Mu Wafer Pari 衬底表面处理	Didan
SOI wafers ti awọn pato ibi-afẹde le jẹ adani ni ibamu si awọn ibeere alabara.